來(lái)源   / Semiconductor Engineering，內(nèi)容有刪減     作者  /  GREGORY HALEY

檢測(cè) 5nm 以下的缺陷給芯片制造商帶來(lái)了巨大的挑戰(zhàn)，這些挑戰(zhàn)直接影響良率、可靠性和盈利能力。除了更小、更難檢測(cè)之外，缺陷通常隱藏在復(fù)雜的器件結(jié)構(gòu)和封裝方案之下。

目前，半導(dǎo)體行業(yè)正在向創(chuàng)新的、數(shù)據(jù)密集型的檢測(cè)方法過(guò)渡，這些方法能夠使這些埋藏的缺陷可視化。先進(jìn)的電子束 （e-beam） 檢測(cè)、增強(qiáng)的 X 射線斷層掃描和人工智能 （AI） 驅(qū)動(dòng)的分析對(duì)于這些極端節(jié)點(diǎn)的缺陷檢測(cè)變得至關(guān)重要。

圖片來(lái)源  / 豆包

Part 1

AI 正在改變?nèi)毕輽z測(cè)

晶體管架構(gòu)（如全環(huán)繞柵極 （GAA） FET 和 CFET）以及 3D-IC 等新封裝架構(gòu)的演變大大增加了發(fā)現(xiàn)缺陷的難度。其中許多缺陷隱藏在多層堆棧深處或復(fù)雜的互連方案之下。這使得檢測(cè)和缺陷表征變得更加困難，因?yàn)閭鹘y(tǒng)的電氣測(cè)試和目視檢測(cè)難以穿透和解釋深層嵌入的缺陷。

鑒于X射線計(jì)量技術(shù)具有無(wú)損可視化內(nèi)部結(jié)構(gòu)的固有能力，因此越來(lái)越多地采用 X 射線計(jì)量技術(shù)來(lái)檢測(cè)埋藏缺陷。然而，即使是 X 射線技術(shù)在接近 5nm 以下尺度時(shí)也面臨分辨率和通量方面的限制。

在這些尺度上，看似微不足道的缺陷（混合鍵合界面中的原子級(jí)空隙或納米級(jí)互連中細(xì)微的線邊粗糙度）會(huì)顯著降低器件性能。針對(duì)較大幾何形狀進(jìn)行優(yōu)化的傳統(tǒng)計(jì)量工具通常會(huì)忽略這些微小但關(guān)鍵的變化。因此，這種情況不僅需要逐步改進(jìn)，還需要全新的檢測(cè)方法。

“干涉測(cè)量法仍然在晶圓計(jì)量學(xué)中占主導(dǎo)地位，但它也有局限性，尤其是隨著封裝技術(shù)的發(fā)展，”Wooptix 首席運(yùn)營(yíng)官 Javier Elizalde 說(shuō)。“我們現(xiàn)在看到對(duì)能夠適應(yīng)新材料、新粘合方法和新工藝流程的替代測(cè)量方法的需求不斷增長(zhǎng)。”

為了解決這些限制，公司正在將高分辨率成像與 AI 驅(qū)動(dòng)的數(shù)據(jù)解釋相結(jié)合。例如，電子束檢測(cè)正在得到重大改進(jìn)，特別是通過(guò)冷場(chǎng)發(fā)射 （CFE） 源的發(fā)展，顯著提高了分辨率和檢測(cè)速度。

“先進(jìn)節(jié)點(diǎn)面臨的一個(gè)基本挑戰(zhàn)是平衡檢測(cè)速度和分辨率，”應(yīng)用材料公司電子束缺陷控制營(yíng)銷(xiāo)主管 Ran Alkoken 說(shuō)。“我們的第二代 CFE 技術(shù)在不犧牲分辨率的情況下顯著提高了電流。這對(duì)于管理在這些高級(jí)節(jié)點(diǎn)遇到的密集缺陷圖至關(guān)重要。

AI 驅(qū)動(dòng)的分析在改進(jìn)缺陷分類(lèi)方面也發(fā)揮著至關(guān)重要的作用。通過(guò)在包含仿真和真實(shí)設(shè)計(jì)數(shù)據(jù)的廣泛數(shù)據(jù)集上訓(xùn)練模型，這些算法大大減少了誤報(bào)，簡(jiǎn)化了檢測(cè)工作流程，并提高了缺陷檢測(cè)的準(zhǔn)確性。

“基于 AI 的檢測(cè)不僅提高了吞吐量，”Alkoken 說(shuō)。“它顯著減少了誤報(bào)并簡(jiǎn)化了缺陷分檔。在生產(chǎn)晶圓廠中，由于這種功能，人工審核工作量減少了 50% 之多。

這些進(jìn)步凸顯了集成缺陷檢測(cè)策略的更廣泛趨勢(shì)，利用 X 射線、電子束和 AI 等多種模式來(lái)確保在先進(jìn)半導(dǎo)體節(jié)點(diǎn)進(jìn)行有效的缺陷檢測(cè)。

“許多團(tuán)隊(duì)仍在使用菊花鏈和連續(xù)性測(cè)試，這些測(cè)試會(huì)遺漏細(xì)微的故障，”Lewis 說(shuō)。“這是一種老派的心態(tài)。他們正在測(cè)量只能檢測(cè)粗略包裝缺陷的東西，希望能檢測(cè)出細(xì)微的包裝過(guò)程問(wèn)題。這些傳統(tǒng)方法無(wú)法測(cè)量工藝異常值，這可能會(huì)在大批量爬坡中扼殺您的初始產(chǎn)量，直到檢測(cè)到并糾正工藝問(wèn)題。

隨著晶體管密度的增加，細(xì)微的缺陷特征通常會(huì)與正常的工藝變化或背景噪聲混合。機(jī)器學(xué)習(xí) （ML）在海量數(shù)據(jù)中識(shí)別有意義模式的能力現(xiàn)在是將良率保持在 5nm 以下的核心。

“低于 5 nm 的結(jié)構(gòu)復(fù)雜性使缺陷檢測(cè)變得非常復(fù)雜，”Levin 說(shuō)。“如果沒(méi)有 AI 算法，傳統(tǒng)的 X 射線斷層掃描很快就會(huì)受到限制。AI 有助于從密集的衍射數(shù)據(jù)中提取有意義的信號(hào)，準(zhǔn)確識(shí)別傳統(tǒng)方法可能忽略的細(xì)微缺陷。

AI 顯著提高了缺陷分類(lèi)的可靠性，有效地將良性特征與關(guān)鍵缺陷分離，并大大增強(qiáng)了良率管理。隨著半導(dǎo)體制造轉(zhuǎn)向更復(fù)雜的結(jié)構(gòu)，例如基于小芯片的架構(gòu)和堆疊晶體管，這一點(diǎn)尤為重要，這些結(jié)構(gòu)經(jīng)常出現(xiàn)埋藏缺陷并且難以隔離。

“AI 顯著提高了缺陷分類(lèi)的效率和準(zhǔn)確性，實(shí)現(xiàn)了更快、更可靠的晶圓檢測(cè)，”Alkoken 說(shuō)。“這不僅提高了吞吐量，而且顯著減少了人工審查，使工程師能夠騰出時(shí)間來(lái)解決影響產(chǎn)量的關(guān)鍵問(wèn)題，而不是常規(guī)分揀。”

Part 2

先進(jìn)封裝是新的缺陷前沿

先進(jìn)封裝技術(shù)，包括混合鍵合、3D 堆疊和扇出晶圓級(jí)封裝 （FOWLP），正在顯著改變半導(dǎo)體制造。雖然這些方法提供了關(guān)鍵的性能優(yōu)勢(shì)，但它們引入了復(fù)雜的新缺陷機(jī)制，傳統(tǒng)檢測(cè)方法難以有效解決。

該行業(yè)向異構(gòu)集成和超精細(xì)互連間距的轉(zhuǎn)變放大了檢測(cè)多層結(jié)構(gòu)深處缺陷的挑戰(zhàn)。隨著先進(jìn)封裝的采用，準(zhǔn)確識(shí)別和表征關(guān)鍵接口、硅通孔 （TSV） 和再分布層 （RDL） 的缺陷對(duì)于確保器件可靠性變得至關(guān)重要。

混合鍵合是這些挑戰(zhàn)的縮影。該工藝對(duì)于實(shí)現(xiàn)超高密度芯片集成至關(guān)重要，需要近乎完美的表面平整度和原子級(jí)精度。即使地形的微小變化或鍵合界面的輕微污染，也可能導(dǎo)致鍵合缺陷或電氣性能下降。因此，對(duì)專(zhuān)業(yè)檢測(cè)技術(shù)的需求越來(lái)越大，這些技術(shù)可以在最終集成之前準(zhǔn)確測(cè)量晶圓平整度并檢測(cè)微觀變化。

例如，Wooptix 的波前相位成像 （WFPI） 源自天文學(xué)中使用的自適應(yīng)光學(xué)器件，它使用標(biāo)準(zhǔn)圖像傳感器從兩個(gè)不同的焦平面捕獲強(qiáng)度數(shù)據(jù)。

與需要參考光束的干涉測(cè)量不同，WFPI 直接從這些強(qiáng)度變化中推斷相位信息。這使得系統(tǒng)能夠以亞納米垂直分辨率和微米級(jí)橫向分辨率重建表面拓?fù)涞脑敿?xì)相圖，從而有效地檢測(cè)前端工藝晶圓和后端的先進(jìn)封裝。

圖 1：WFPI 可在一次 0.1 秒的拍攝中對(duì) 300mm 晶圓進(jìn)行全場(chǎng)成像，收集數(shù)千萬(wàn)個(gè)測(cè)量點(diǎn)。資料來(lái)源：Wooptix

“確保晶圓平整度對(duì)于成功的混合鍵合絕對(duì)至關(guān)重要，”Elizalde 說(shuō)。“傳統(tǒng)的干涉測(cè)量方法根本無(wú)法達(dá)到先進(jìn)封裝所需的精度水平。我們的波前傳感技術(shù)以亞納米級(jí)精度提供實(shí)時(shí)平面度測(cè)量，使制造商能夠及早糾正變化，并在后期避免代價(jià)高昂的缺陷。

此外，TSV 和 RDL 的完整性（各種 3D 配置和 FOWLP 結(jié)構(gòu)中的關(guān)鍵要素）已成為一項(xiàng)主要的缺陷管理挑戰(zhàn)。傳統(tǒng)上用于整體器件的電氣測(cè)試經(jīng)常無(wú)法識(shí)別這些埋地結(jié)構(gòu)中的缺陷。由于不透明材料層下的可見(jiàn)度有限，光學(xué)檢測(cè)也難以實(shí)現(xiàn)，這推動(dòng)了該行業(yè)轉(zhuǎn)向能夠無(wú)損可視化內(nèi)部包裝結(jié)構(gòu)的先進(jìn) X 射線斷層掃描和電子束顯微鏡解決方案。

布魯克最近在 X 射線斷層掃描方面的改進(jìn)說(shuō)明了工具制造商如何應(yīng)對(duì)這些挑戰(zhàn)。該公司的高分辨率 X 射線系統(tǒng)現(xiàn)在經(jīng)過(guò)專(zhuān)門(mén)調(diào)整，可檢測(cè)細(xì)微缺陷，例如 TSV 中的微空隙和 RDL 中的輕微不規(guī)則性，這對(duì)于保持多晶片封裝的結(jié)構(gòu)和功能完整性至關(guān)重要。

“在后端，有一種推動(dòng)力來(lái)表征較輕的元素，”布魯克的 Levin 說(shuō)。“關(guān)鍵互連中的微空隙等問(wèn)題對(duì)整體設(shè)備性能有著巨大的影響。高分辨率、AI 增強(qiáng)的 X 射線斷層掃描已成為準(zhǔn)確識(shí)別這些內(nèi)部異常不可或缺的工具，使制造商能夠提高產(chǎn)量并加強(qiáng)過(guò)程控制。

先進(jìn)封裝引入了結(jié)構(gòu)缺陷以及與信號(hào)完整性、阻抗不匹配和電磁干擾 （EMI） 相關(guān)的新類(lèi)別功能缺陷。隨著包裝密度的增加，即使是微小的結(jié)構(gòu)缺陷也可能導(dǎo)致僅靠傳統(tǒng)物理檢測(cè)無(wú)法檢測(cè)到的重大功能問(wèn)題。因此，全面的缺陷檢測(cè)越來(lái)越需要集成結(jié)構(gòu)檢測(cè)、電氣分析和高級(jí)仿真工具，以全面評(píng)估封裝可靠性。

“在先進(jìn)的前端工藝節(jié)點(diǎn)以及先進(jìn)的封裝中，即使在最高分辨率的顯微鏡下，缺陷也并不總是可見(jiàn)的，”PDF Solutions 現(xiàn)場(chǎng)資源副總裁 Michael Yu 說(shuō)。“將 X 射線、電子束、光學(xué)和電氣測(cè)試與 AI 驅(qū)動(dòng)的數(shù)據(jù)分析相結(jié)合的綜合檢測(cè)方法現(xiàn)在至關(guān)重要。您不能依賴單一工具;整體方法是必要的。

Part 3

克服行業(yè)障礙，實(shí)現(xiàn)有效缺陷檢測(cè)

雖然 AI 增強(qiáng)分析、電子束檢測(cè)和 X 射線斷層掃描方面的技術(shù)進(jìn)步意義重大，但多重實(shí)際障礙仍然阻礙著整個(gè)半導(dǎo)體制造生態(tài)系統(tǒng)的廣泛采用?？蓴U(kuò)展性、標(biāo)準(zhǔn)化和數(shù)據(jù)集成方面的挑戰(zhàn)仍然是從被動(dòng)缺陷檢測(cè)方法過(guò)渡到主動(dòng)和預(yù)測(cè)性策略的重大障礙。

此外，可擴(kuò)展性是一個(gè)關(guān)鍵障礙，尤其是對(duì)于較小的晶圓廠和代工廠。雖然領(lǐng)先的制造商對(duì)最先進(jìn)的檢測(cè)解決方案進(jìn)行了大量投資，但小型或?qū)I(yè)化的晶圓廠經(jīng)常發(fā)現(xiàn)這些工具在經(jīng)濟(jì)上無(wú)法獲得。這種經(jīng)濟(jì)差距限制了整個(gè)行業(yè)更廣泛的采用，并有可能造成不公平的競(jìng)爭(zhēng)環(huán)境，即較小的晶圓廠難以在先進(jìn)節(jié)點(diǎn)上進(jìn)行有效競(jìng)爭(zhēng)。

標(biāo)準(zhǔn)化是另一個(gè)主要障礙。隨著從小芯片到預(yù)集成多晶粒模塊的新型半導(dǎo)體結(jié)構(gòu)的激增，其中一些還采用了特殊材料，各種獨(dú)特的檢測(cè)挑戰(zhàn)成倍增加。這種多樣性使得標(biāo)準(zhǔn)化檢測(cè)方法特別具有挑戰(zhàn)性，可能導(dǎo)致缺陷管理方法分散。

最后，芯片制造產(chǎn)生的數(shù)據(jù)量對(duì)分析能力提出了很高的要求。強(qiáng)大的集成平臺(tái)對(duì)于跨生產(chǎn)階段捕獲、分析和安全地共享數(shù)據(jù)至關(guān)重要。雖然 AI 驅(qū)動(dòng)型方法帶來(lái)了巨大的前景，但它們的成功取決于無(wú)縫的數(shù)據(jù)通信和全面的分析基礎(chǔ)設(shè)施。

應(yīng)對(duì)這些挑戰(zhàn)，實(shí)時(shí)分析和集成的生命周期缺陷管理正在成為在良率和可靠性問(wèn)題蔓延到下游之前主動(dòng)緩解問(wèn)題的關(guān)鍵策略。

Part 4

結(jié)論

隨著半導(dǎo)體制造深入到 5nm 以下領(lǐng)域，缺陷檢測(cè)已從一個(gè)簡(jiǎn)單的制造步驟迅速演變?yōu)楸３至悸?、可靠性和?jìng)爭(zhēng)優(yōu)勢(shì)所必需的戰(zhàn)略能力。傳統(tǒng)的檢測(cè)方法很快就會(huì)達(dá)到極限，這要求制造商和設(shè)備提供商積極創(chuàng)新。

先進(jìn)的電子束檢測(cè)、增強(qiáng)的 X 射線斷層掃描、波前相位成像和 AI 驅(qū)動(dòng)分析的集成代表了向前邁出的重要一步。然而，要充分發(fā)揮這些技術(shù)的潛力，關(guān)鍵取決于解決可擴(kuò)展性挑戰(zhàn)、標(biāo)準(zhǔn)化差距和數(shù)據(jù)集成復(fù)雜性。

原文鏈接：https://semiengineering.com/nearly-invisible-the-future-of-defect-detection-below-5nm/

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。